EDA的IC設計軟件

IC設計工具很多，其中按市場所佔份額排行為Cadence、Mentor Graphics和Synopsys。這三家都是ASIC設計領域相當有名的軟件供應商。其它公司的軟件相對來説使用者較少。中國華大公司也提供ASIC設計軟件(熊貓2000);另外近來出名的Avanti公司，是原來在Cadence的幾個華人工程師創立的，他們的設計工具可以全面和Cadence公司的工具相抗衡，非常適用於深亞微米的IC設計。下面按用途對IC設計軟件作一些介紹。

　　①設計仿真工作

我們使用EDA工具的一個最大好處是可以驗證設計是否正確，幾乎每個公司的EDA產品都有仿真工具。Verilog-XL、NC-verilog用於Verilog仿真，Leapfrog用於VHDL仿真，Analog Artist用於模擬電路仿真。Viewlogic的仿真器有：viewsim門級電路仿真器，speedwaveVHDL仿真器，VCS-verilog仿真器。Mentor Graphics有其子公司Model Tech出品的VHDL和Verilog雙仿真器：Model Sim。Cadence、Synopsys用的是VSS(VHDL仿真器)。現在的趨勢是各大EDA公司都逐漸用HDL仿真器作為電路驗證的工具。

　　②設計輸入工具

這是任何一種EDA軟件必須具備的基本功能。像Cadence的composer，viewlogic的viewdraw，硬件描述語言VHDL、Verilog HDL是主要設計語言，許多設計輸入工具都支持HDL(比如説multiSIM等)。另外像Active-HDL和其它的設計輸入方法，包括原理和狀態機輸入方法，設計FPGA/CPLD的工具大都可作為IC設計的輸入手段，如Xilinx、Altera等公司提供的開發工具Modelsim FPGA等。

　　③綜合工具

綜合工具可以把HDL變成門級網表。這方面Synopsys工具佔有較大的優勢，它的Design Compile是作為一個綜合的工業標準，它還有另外一個產品叫Behavior Compiler，可以提供更高級的'綜合。

另外最近美國又出了一個軟件叫Ambit，據説比Synopsys的軟件更有效，可以綜合50萬門的電路，速度更快。今年初Ambit被Cadence公司收購，為此Cadence放棄了它原來的綜合軟件Synergy。隨着FPGA設計的規模越來越大，各EDA公司又開發了用於FPGA設計的綜合軟件，比較有名的有：Synopsys的FPGA Express， Cadence的Synplity， Mentor的Leonardo，這三家的FPGA綜合軟件佔了市場的絕大部分。

　　④佈局和佈線

在IC設計的佈局佈線工具中，Cadence軟件是比較強的，它有很多產品，用於標準單元、門陣列已可實現交互佈線。最有名的是Cadence spectra，它原來是用於PCB佈線的，後來Cadence把它用來作IC的佈線。其主要工具有：Cell3，Silicon Ensemble-標準單元佈線器;Gate Ensemble-門陣列布線器;Design Planner-佈局工具。其它各EDA軟件開發公司也提供各自的佈局佈線工具。

　　⑤物理驗證工具

物理驗證工具包括版圖設計工具、版圖驗證工具、版圖提取工具等等。這方面Cadence也是很強的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。

　　⑥模擬電路仿真器

前面講的仿真器主要是針對數字電路的，對於模擬電路的仿真工具，普遍使用SPICE，這是唯一的選擇。只不過是選擇不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE現在被Avanti公司收購了。在眾多的SPICE中，HSPICE作為IC設計，其模型多，仿真的精度也高。